Vietnam hat jetzt ein Zentrum für Chip-Tests
Việt Nam có trung tâm thử chip quốc gia
Bài đọc được chuyển ngữ và đơn giản hóa để học tiếng Đức. Nội dung gốc thuộc Tia Sang - Nen Tang Kien Tao.
Bôi đen một từ hoặc cụm từ để tra nghĩa, dịch, highlight hoặc thêm ghi chú.
Tiến độ đọc bài
Đoạn 1/20
Đọc tiếng Đức trước. Khi cần, mở bản dịch ngay dưới từng đoạn.
Bản dịch tiếng Việt
Việt Nam vừa có hạ tầng quốc gia cho công đoạn Tape-out. Đây là bước chuyển thiết kế chip trên máy tính thành sản phẩm bán dẫn thực tế.
Bản dịch tiếng Việt
Ngày 26 tháng 6 năm 2026, Bộ Khoa học và Công nghệ chính thức ra mắt Trung tâm Quốc gia hỗ trợ sản xuất thử chip bán dẫn. Tên tiếng Anh là Vietnam National Multi-Project Wafer Coordination Center, gọi tắt là VNMPW/CC.
Bản dịch tiếng Việt
Đây không phải một lễ ra mắt thông thường. Đó là cột mốc quan trọng, đánh dấu sự đổi hướng trong chiến lược bán dẫn của Nhà nước. Trước đây trọng tâm là thu hút vốn FDI và đào tạo nhân lực. Nay Nhà nước đầu tư thêm hạ tầng kỹ thuật nền tảng để hỗ trợ năng lực thiết kế chip trong nước.
Bản dịch tiếng Việt
Bản dịch tiếng Việt
Đại biểu thực hiện nghi thức ra mắt Trung tâm Quốc gia hỗ trợ sản xuất thử chip bán dẫn. Ảnh: Bộ Khoa học và Công nghệ
Bản dịch tiếng Việt
Tại sao Tape-out lại là điểm nghẽn?
Bản dịch tiếng Việt
Muốn hiểu vai trò của VNMPW/CC, cần nhìn vào vòng đời của một con chip. Sau khi thiết kế bằng công cụ EDA (công cụ thiết kế tự động), kỹ sư gửi dữ liệu thiết kế (GDSII) tới nhà máy. Nhà máy chạy thử trên wafer thật. Đó chính là Tape-out. Đây là bước bắt buộc để kiểm tra thiết kế có chạy đúng hay không trước khi sản xuất hàng loạt.
Bản dịch tiếng Việt
Trước khi có VNMPW/CC, các nhóm ở Việt Nam phải gửi thiết kế ra nước ngoài để Tape-out. Mỗi thiết kế tốn 30.000 đến 200.000 USD, thời gian chờ từ 12 đến 24 tháng. Với nhóm nghiên cứu ở trường đại học hay startup công nghệ nhỏ, một lần Tape-out có thể ngốn trọn ngân sách dự án. Nếu chip lỗi, gần như phải làm lại từ đầu.
Bản dịch tiếng Việt
Trung tâm áp dụng cơ chế MPW (Multi-Project Wafer). Cách giải quyết là gom nhiều thiết kế của nhiều nhóm khác nhau lên cùng một wafer. Chi phí chia theo diện tích die chiếm trên wafer. Die là từng con chip trên phiến silic: trên một phiến tròn lớn có nhiều ô vuông hoặc chữ nhật nhỏ, đó chính là các die. Mô hình này đã quen thuộc tại các trung tâm bán dẫn lớn như europractice (châu Âu), MOSIS (Mỹ) hay CIC (Đài Loan), nơi nhiều trường đại học và công ty nhỏ dùng chung một đợt sản xuất tại nhà máy.
Bản dịch tiếng Việt
Nói dễ hiểu, MPW giống như đi chung xe, kiểu Uber hay Grab nhưng cho sản xuất chip. Khoản tốn kém nhất khi Tape-out thường là bộ mặt nạ quang học (Mask set), có thể lên tới hàng triệu USD, nhất là với quy trình hiện đại. Mô hình MPW của VNMPW/CC thực chất là chia sẻ: các trường đại học và startup dùng chung một bộ mặt nạ và một wafer. Nhờ vậy chi phí giảm xuống, ngay cả quỹ nghiên cứu nhỏ cũng có thể chi trả. Chính rào cản chi phí cao này khiến hàng nghìn kỹ sư ở Việt Nam lâu nay chỉ thiết kế trên máy tính ("thiết kế chay") và chưa từng cầm trên tay sản phẩm thực.
Bản dịch tiếng Việt
Bản dịch tiếng Việt
Sơ đồ giản lược quy trình thiết kế chip. Ảnh: Mỹ Hạnh.
Bản dịch tiếng Việt
VNMPW/CC mang lại gì cụ thể?
Bản dịch tiếng Việt
Nhà nước chi trả 100% chi phí sản xuất thử từ nay đến năm 2027. Mục đích là khuyến khích trường đại học, viện nghiên cứu, doanh nghiệp và nhóm thiết kế đẩy mạnh nghiên cứu, phát triển và thử nghiệm sản phẩm bán dẫn. Đây là mức hỗ trợ mạnh. Lý do rất thực tế: rào cản chi phí cao khiến hàng trăm nhóm thiết kế chip giỏi ở Việt Nam chưa từng thực hiện Tape-out.
Bản dịch tiếng Việt
Giai đoạn 2028 đến 2030, Nhà nước tiếp tục hỗ trợ một phần chi phí. Đồng thời trung tâm sẽ hoàn thiện hạ tầng dùng chung, gồm phòng thí nghiệm, công cụ thiết kế, môi trường kiểm thử và các dịch vụ kỹ thuật chuyên biệt. Những hạng mục này giúp nâng chất lượng thiết kế và đưa sản phẩm ra thị trường thuận lợi hơn.
Bản dịch tiếng Việt
Ngay tại lễ ra mắt, trung tâm ký biên bản ghi nhớ (MoU) với 19 đối tác trong và ngoài nước. Danh sách có Intel, Infineon, Amkor, Cadence và Synopsys. Đối tác nhà máy là TSMC và GlobalFoundries. Ngoài ra còn các trường đại học lớn như Đại học Quốc gia Hà Nội, Đại học Quốc gia TP.HCM và Đại học Bách khoa Hà Nội. Phía doanh nghiệp Việt Nam có Viettel, FPT và VSAP Lab. Các thỏa thuận bao phủ nghiên cứu, đào tạo, hỗ trợ thiết kế, sản xuất thử, đóng gói, kiểm thử và chia sẻ hạ tầng.
Bản dịch tiếng Việt
Danh sách đối tác này rất đáng chú ý. Cadence và Synopsys là hai nhà cung cấp công cụ EDA lớn nhất thế giới. Nếu thỏa thuận mở quyền tiếp cận công cụ cho trường đại học và startup, khoản tiết kiệm sẽ rất lớn. TSMC và GlobalFoundries là hai nhà máy gia công nổi tiếng nhất thế giới. Kết nối trực tiếp với họ qua kênh MPW giúp Việt Nam không còn phải qua trung gian đắt đỏ như trước.
Bản dịch tiếng Việt
Bức tranh chiến lược dài hạn
Bản dịch tiếng Việt
Chiến lược quốc gia về bán dẫn được phê duyệt năm 2024. VNMPW/CC không phải dự án riêng lẻ mà là một mắt xích quan trọng trong chuỗi hạ tầng phục vụ ngành thiết kế chip. Năm 2024, Việt Nam thu hơn 132 tỷ USD từ xuất khẩu phần cứng điện tử. Cả nước có hơn 1,9 triệu lao động trong lĩnh vực công nghệ và khoảng 7.000 kỹ sư thiết kế chip.
Bản dịch tiếng Việt
Con số 7.000 kỹ sư thiết kế IC tại hơn 60 công ty không hề nhỏ. Vấn đề là phần lớn họ làm việc cho doanh nghiệp nước ngoài có chi nhánh tại Việt Nam, thiết kế theo đặc tả và flow (mô tả và quy trình kỹ thuật) của công ty mẹ, chứ chưa thực sự sở hữu trọn vẹn một con chip từ đầu đến cuối. Về mặt lý thuyết, VNMPW/CC sẽ tạo điều kiện để các nhóm kỹ sư Việt Nam được trải nghiệm toàn bộ chu trình đó.
